Mchakato wa Utengenezaji wa Semiconductor - Teknolojia ya Etch

Mamia ya michakato inahitajika kugeuza akakikwenye semiconductor. Moja ya michakato muhimu zaidi nietching- yaani, kuchora mifumo ya mzunguko mzuri kwenyekaki. Mafanikio yaetchingmchakato hutegemea udhibiti wa anuwai anuwai ndani ya safu iliyowekwa ya usambazaji, na kila kifaa cha etching lazima kiwe tayari kufanya kazi chini ya hali bora. Wahandisi wetu wa mchakato wa etching hutumia teknolojia ya hali ya juu ya utengenezaji kukamilisha mchakato huu wa kina.
Kituo cha Habari cha SK Hynix kiliwahoji wanachama wa timu za kiufundi za Icheon DRAM Front Etch, Middle Etch na End Etch ili kujifunza zaidi kuhusu kazi zao.
Etch: Safari ya Uboreshaji wa Tija
Katika utengenezaji wa semiconductor, etching inarejelea mifumo ya kuchonga kwenye filamu nyembamba. Miundo hunyunyiziwa kwa kutumia plazima kuunda muhtasari wa mwisho wa kila hatua ya mchakato. Kusudi lake kuu ni kuwasilisha kikamilifu mifumo sahihi kulingana na mpangilio na kudumisha matokeo sare chini ya hali zote.
Ikiwa matatizo yanatokea katika mchakato wa uwekaji au upigaji picha, yanaweza kutatuliwa kwa teknolojia ya kuchagua etching (Etch). Hata hivyo, ikiwa kitu kitaenda vibaya wakati wa mchakato wa etching, hali haiwezi kubadilishwa. Hii ni kwa sababu nyenzo sawa haziwezi kujazwa katika eneo la kuchonga. Kwa hivyo, katika mchakato wa utengenezaji wa semiconductor, etching ni muhimu ili kubainisha jumla ya mavuno na ubora wa bidhaa.

Mchakato wa etching unajumuisha hatua nane: ISO, BG, BLC, GBL, SNC, M0, SN na MLM.
Kwanza, hatua ya ISO (Kutengwa) etches (Etch) silikoni (Si) kwenye kaki kuunda eneo la seli hai. Hatua ya BG (Lango Lililozikwa) huunda mstari wa anwani (Mstari wa Neno) 1 na lango la kuunda chaneli ya kielektroniki. Ifuatayo, hatua ya BLC (Bit Line Contact) inaunda uhusiano kati ya ISO na mstari wa anwani ya safu (Bit Line) 2 kwenye eneo la seli. Hatua ya GBL (Peri Gate+Cell Bit Line) itaunda wakati huo huo mstari wa anwani wa safu wima ya seli na lango katika pembezoni mwa 3.
Hatua ya SNC (Mkataba wa Node ya Uhifadhi) inaendelea kuunda uhusiano kati ya eneo la kazi na node ya kuhifadhi 4. Baadaye, hatua ya M0 (Metal0) huunda pointi za uunganisho wa S/D ya pembeni (Node ya Uhifadhi) 5 na pointi za uunganisho. kati ya mstari wa anwani ya safu na nodi ya kuhifadhi. Hatua ya SN (Node ya Uhifadhi) inathibitisha uwezo wa kitengo, na hatua inayofuata ya MLM (Multi Layer Metal) inaunda ugavi wa umeme wa nje na wiring wa ndani, na mchakato mzima wa uhandisi wa etching (Etch) umekamilika.

Kwa kuzingatia kwamba mafundi wa etching (Etch) wanahusika zaidi na muundo wa semiconductors, idara ya DRAM imegawanywa katika timu tatu: Front Etch (ISO, BG, BLC); Etch ya Kati (GBL, SNC, M0); End Etch (SN, MLM). Timu hizi pia zimegawanywa kulingana na nafasi za utengenezaji na nafasi za vifaa.
Nafasi za utengenezaji zina jukumu la kusimamia na kuboresha michakato ya uzalishaji wa vitengo. Nafasi za uundaji zina jukumu muhimu sana katika kuboresha mavuno na ubora wa bidhaa kupitia udhibiti tofauti na hatua zingine za uboreshaji wa uzalishaji.
Nafasi za vifaa ni wajibu wa kusimamia na kuimarisha vifaa vya uzalishaji ili kuepuka matatizo ambayo yanaweza kutokea wakati wa mchakato wa etching. Wajibu wa msingi wa nafasi za vifaa ni kuhakikisha utendaji bora wa vifaa.
Ingawa majukumu ni wazi, timu zote hufanya kazi kwa lengo moja - yaani, kusimamia na kuboresha michakato ya uzalishaji na vifaa vinavyohusiana ili kuboresha tija. Kwa kusudi hili, kila timu hushiriki kikamilifu mafanikio na maeneo yao ya kuboresha, na hushirikiana kuboresha utendaji wa biashara.
Jinsi ya kukabiliana na changamoto za teknolojia ya miniaturization

SK Hynix ilianza uzalishaji mkubwa wa bidhaa za 8Gb LPDDR4 DRAM kwa mchakato wa darasa la 10nm (1a) mnamo Julai 2021.

Mifumo ya mzunguko wa kumbukumbu ya semiconductor imeingia katika enzi ya 10nm, na baada ya uboreshaji, DRAM moja inaweza kubeba takriban seli 10,000. Kwa hiyo, hata katika mchakato wa etching, margin ya mchakato haitoshi.
Ikiwa shimo iliyoundwa (Shimo) 6 ni ndogo sana, inaweza kuonekana "isiyofunguliwa" na kuzuia sehemu ya chini ya chip. Kwa kuongeza, ikiwa shimo lililoundwa ni kubwa sana, "kuziba" kunaweza kutokea. Wakati pengo kati ya mashimo mawili haitoshi, "kuziba" hutokea, na kusababisha matatizo ya kuunganishwa kwa pamoja katika hatua zinazofuata. Kadiri semiconductors zinavyozidi kusafishwa, anuwai ya viwango vya saizi ya shimo hupungua polepole, na hatari hizi zitaondolewa polepole.
Ili kutatua matatizo yaliyo hapo juu, wataalam wa teknolojia ya etching wanaendelea kuboresha mchakato, ikiwa ni pamoja na kurekebisha kichocheo cha mchakato na algoriti ya APC7, na kutambulisha teknolojia mpya za kuweka alama kama vile ADCC8 na LSR9.
Kadiri mahitaji ya wateja yanavyozidi kuwa tofauti, changamoto nyingine imeibuka - mtindo wa uzalishaji wa bidhaa nyingi. Ili kukidhi mahitaji kama hayo ya wateja, masharti ya mchakato ulioboreshwa kwa kila bidhaa yanahitaji kuwekwa kivyake. Hii ni changamoto maalum sana kwa wahandisi kwa sababu wanahitaji kufanya teknolojia ya uzalishaji kwa wingi kukidhi mahitaji ya hali zote mbili zilizowekwa na hali mbalimbali.
Ili kufikia lengo hili, wahandisi wa Etch walianzisha teknolojia ya "APC offset"10 ili kudhibiti derivatives mbalimbali kulingana na bidhaa za msingi (Bidhaa za Msingi), na kuanzisha na kutumia "mfumo wa T-index" ili kusimamia bidhaa mbalimbali kwa ukamilifu. Kupitia juhudi hizi, mfumo umeendelea kuboreshwa ili kukidhi mahitaji ya uzalishaji wa bidhaa mbalimbali.